インテル、初となるファウンドリ・フォーラムを開催
半導体受託製造（ファウンドリ）の後発走者であるインテルが、業界1位と2位のTSMCとサムスン電子より先に1.4ナノ（インテル14A）工程を導入することを明らかにし、1ナノ競争に拍車を掛けた。半導体チップの製造とは別に、パッケージングとテストだけを切り離すことが可能なサービスを作り、2030年までに業界2位のサムスン電子を抜くとも公言した。ファウンドリ事業に再進出したインテルの勝負の賭けが、1400億ドルに達する全世界のファウンドリ市場を揺るがすかどうかが注目される。
インテルは21日（現地時間）、米国カリフォルニアのサンノゼで初となるファウンドリ・フォーラム（Direct Connect）を開催し、2025年に導入予定の1.8ナノ級（インテル18A）工程を越えて、2027年に1.4ナノ工程（インテル14A-E・1.4ナノ第2世代）の製品を出すという内容のロードマップを発表した。インテルが1.4ナノ工程に進むという計画を発表したのは、今回が初めて。インテルの1ナノ級工程の計画だけをみれば、技術力ではるかに先行していると評されるサムスン電子とTSMCより1年ほど早い。先端工程の先行導入は、技術力を誇示して顧客を集めるための後発走者の戦略の一つだ。インテルがファウンドリ事業への再進出を宣言したのは、2021年が初めて。
インテルは昨年末、業界で一番最初にASMLから「ハイ・ニューメリカル・アパーチャ（High NA）極端紫外線リソグラフィ」の供給を受け、米国のオレゴン工場の工程に活用する方針だ。この装備は、より微細な波長を生じさせるもので、現在の最高工程水準である2ナノの壁を突破するためには必須だと言われている。装備1台あたりの価格は5000億ウォン（約570億円）を超えると推定される。
ただし、業界では、10ナノ以下の工程に苦戦したインテルが、わずか5年ほど後に1ナノ級の製品を製造するという計画に対しては疑問が大きい。名前を明らかにすることを避けた半導体業界の関係者は「微細工程の量産の経験なしに、わずか何年で7ナノから3ナノにジャンプした後、突然1ナノに行くという計画の安定性は疑わしい。技術開発を越えて、はたして収率を高めて収益性を出すことが出来るかどうかは、もう少し見守らなければならない」と述べた。
インテルは、先端技術だけでなく、成熟（レガシー）工程の拡大のための業界間の協力を強化する計画だ。レガシー工程に強みがある台湾UMCが、12ナノ以上の工程で蓄積した設計資産（IP）を提供し、インテルが、トランジスタ・フィンフェット（FinFET）工程技術を支援する形での協力だ。業界1位のTSMCの売り上げのうち半分がレガシー工程から出ている点を考慮し、中長期的にファウンドリの影響力を育てるための計算が背景にある。
インテルはこの日、チップ製造とその後のパッケージング（チップ配置および組み立てなどの後工程）を分離する「システムズ・ファウンドリ」のサービス領域を新たに設け、「2030年までにファウンドリ産業で世界第2位になる」と明らかにした。例えば、チップ製造からパッケージングとテストまでを一度に進める既存のファウンドリ・サービスをそれぞれ分離させ、他のメーカーのチップも後工程とテストを行うサービスが可能だということだ。人工知能時代に急増するデータを効率的に消化できるためには、3次元積層技術と他のチップを1つに結合する技術が重要になり、インテルの強みとされるパッケージングとテストの長所を最大化しようとする戦略だと読み取れる。
インテルのパット・ゲルシンガー最高経営責任者（CEO）はフォーラムに参加し、「革新的なチップデザイナーとともに作ったシステム・ファウンドリ事業で、新たな市場を創りだし、ファウンドリ革命を起こすことができるだろう」と述べた。
この日のフォーラムには、OpenAIのサム・アルトマンCEOも参加し、インテルと人工知能（AI）半導体の関連協力を強化するという意向を表明した。米国のジーナ・レモンド商務長官をはじめ、マイクロソフトのサティア・ナデラCEO、英国の半導体設計企業ARMのレネ・ハースCEOもフォーラムに参加した。
https://news.yahoo.co.jp/articles/a58c9d6e54bb4f7829aaca236054431cfa920bcc
アメリカなのにプロセスルールてメートル法なのか
>>2
こんな領域を表すヤーポンはねえだろうよ
>>2
最小単位がインチなので、小さい物を扱うのに難があったんじゃなかろうか
74ICの足の幅とかは1/10インチだけど、nm単位を〇〇分の一インチと表記するのはキツい
オングストロームって原子1個分もないんじゃないの
ホントに1なの？
>>7
光学的に無理
ってか光学的な限界は相当前に達してしまった
それで集積度を上げるために、３次元にデバイスを積んでいる
それを２次元に換算して「xnm相当」って表現しているだけ
サムスンのとはモノが違ういつもの話か？
ソニーのレーザー読み取りHDDで大容量の価格下落のほうが気になる。
1nmが10Åだから原子3-4個とかのレベルだけど
プロセス名には統一された定義がないから言ったもの勝ちなところはある
1ナノだとリークが凄いはずだが素材とかでなんとかするんだろうか
TSMCに追い抜かれて長らく微細化では2番手だったインテルもようやく返り咲くのか
てっきり「ファウンドリ後発組のインテルと組む」って話かと思えばまだ技術不足と舐めてたら猛烈な追い上げ食らってビビってる、って話だった。
> 名前を明らかにすることを避けた半導体業界の関係者は「微細工程の量産の経験なしに、わずか何年で7ナノから
> 3ナノにジャンプした後、突然1ナノに行くという計画の安定性は疑わしい。技術開発を越えて、はたして収率を高めて
> 収益性を出すことが出来るかどうかは、もう少し見守らなければならない」と述べた。
こいつらの「見守る」はもう「パクる準備してる」の隠語にしか思えんもんな。
これまでみみっちい局所戦に勝つために共同開発した同業者を散々裏切りまくってきた結果、全方位から仲間が居なくなってる。
微細化は業界で決まった規格があるわけじゃなくてそれぞれの会社の独自の規格
万年筆の線幅みたいなもの
それぞれの会社が主張する宣伝を見ながら
ユーザーが性能や消費電力、温度を見ながらその妥当性を判断する
万年筆も書いてみるまでどんな線が書けるのかは分からない
レジストを感光させてエッチングというのは変わらないんだな
光の波長よりも短いサイズになってるから全然違う世界なんだろうけど
>>45
EUV以外の露光方法使うんじゃ。
>>1
半導体受託製造（ファウンドリ）の後発走者であるインテルが、業界1位と2位のTSMCとサムスン電子より先に1.4ナノ（インテル14A）工程を導入することを明らかにし、1ナノ競争に拍車を掛けた。
すんげ上から目線w
